

Каримов Б.Т.

**МУЛЬТИКИПРОЦЕССОРДУК СИСТЕМАЛАР ҮЧҮН МАТРИЦАЛЫК
КОММУТАТОРДУН НЕГИЗИНДЕ БАЙЛАНЫШ КАРАЖАТЫНЫН
ИШЕНИМДҮҮЛҮГҮН ЖОГОРУЛАТУУ**

Каримов Б.Т.

**ПОВЫШЕНИЕ НАДЕЖНОСТИ СРЕДСТВА СВЯЗИ НА БАЗЕ МАТРИЧНОГО
КОММУТАТОРА ДЛЯ МУЛЬТИМИКРОПРОЦЕССОРНЫХ СИСТЕМ**

B.T. Karimov

**INCREASING OF COMMUNICATION FACILITY RELIABILITY BASED ON A
MATRIX SWITCH FOR MULTIMICROPROCESSOR SYSTEMS**

УДК: 004.312.24

Макалада кайра программалануу байланыштары бар матрицалык коммутатордун түзүлүшү келтирилген. Мультикипроцессордук системанын тутумундагы матрицалык коммутатордун иштөөсү толук жазылган. Коммутациялык элементтин түзүлүшү жана иштеші каралган. Берилген байланыш системанын мүнөздүү өзгөчөлүктөрү обочолонуп көрсөтүлгөн.

Негизги сөздөр: *матрицалык коммутатор, мультикипроцессордук системалар, процессордук элемент, символикалык аттар, коммутациялык элемент, дешифратор, адрестерди эсептегич.*

В статье приведена структура матричного коммутатора с перепрограммируемыми связями. Подробно описана работа матричного коммутатора в составе мультимикропроцессорной системы. Рассмотрена структура и функционирование коммутирующего элемента. Выделены характерные особенности данной системы связи.

Ключевые слова: *матричный коммутатор, мультимикропроцессорная система, процессорный элемент, символические имена, коммутирующий элемент, дешифратор, счетчик адресов.*

The article describes the structure of a matrix switch with reprogrammable connections. The operation of the matrix switch in the multimicroprocessor system is described in detail. The structure and functioning of the switching element is considered. The specific peculiarities of this communication system are singled out.

Key words: *matrix switch, multimicroprocessor system, processor element, symbolic names, switching element, decoder, address counter.*

Разработка высокопроизводительных мультимикропроцессорных систем (ММПС) является одним из современных путей развития вычислительной техники, обусловленным как крупными достижениями интегральной технологии, так и постоянно расширяющейся сферой компьютеризации научных и производственно-технических задач [1]. Создание высокоэффективных специализированных ММПС невозможно без решения важных проблем из области

аппаратного и программного обеспечения, к числу которых относятся организация быстродействующих средств связи (СС) для обмена информацией между компонентами ММПС [3].

Одним из основных типов СС, используемых в ММПС, является система с перекрестной коммутацией, которая также встречается в научно-технической литературе под названием матричный коммутатор (МК) [4].

Существенным недостатком существующих матричных коммутаторов (МК) является большая зависимость их надежности от надежности отдельных коммутирующих элементов (КЭ). В самом деле, выход из строя одного КЭ, расположенного на пересечении i -ой и j -ой шин, означает потерю соответствующего информационного пути P_{ij} . При этом становится необходимым перераспределение функций обмена между процессорными элементами (ПЭ) ПЭ i и ПЭ j среди других элементов ММПС, что приводит к увеличению времени обмена информации и снижению производительности вычислительной системы (ВС) в целом. С целью повышения надежности СС на базе МК необходимо так организовать внутреннюю структуру последнего, чтобы имелась возможность образования нескольких каналов передачи информации между любыми элементами ММПС, а также уменьшить время повторной настройки МК.

В [2] предложен способ построения МК, обладающих этим свойством, на базе КЭ с настройкой по символическим именам. Структурная схема СС на базе МК, построенного в соответствии с [2] приведена на рис. 1.

МК в этой СС является неполным и предназначен для организации каналов связи в ВС между группой ПЭ и группой внешних абонентов (ВА). В качестве ВА здесь могут выступать модули внешней памяти, внешние устройства, различные преобразователи информации и отдельные устройства обра-

ботки, входящие в состав ММПС. В состав МК входят блоки согласования интерфейсов ПЭ ($BCA_j: j = \overline{1, n}$), блоки согласования интерфейсов BA ($BCA_i; i = \overline{1, m}$), первая (из $n \times k$ КЭ) и вторая (из $m \times k$ КЭ), $(n + m)$ блоков памяти (БП), $(n+m)$ дешифраторов (ДШ), счетчик адресов (СА). Отличие КЭ, использованных в МК, от рассматриваемых ранее, состоит в том, что здесь в значительной степени уменьшены аппаратные затраты. Его структурная схема приведена на рис. 2.

СС работает следующим образом. В исходном состоянии в БП записана программа коммутации в виде последовательности символических имен для образования каналов связи. В работе МК можно выделить две фазы: настройки и обмена. Перед началом работы СС на вход МК выдается сигнал сброса, который устанавливает счетчик адресов (СА) в нулевое состояние. В течение всей фазы настройки на вход H поступает нулевой сигнал. Под воздействием нулевого сигнала выход второго элемента I и входы-выходы шинного формирователя переводятся в высокоимпендансное состояние, при этом запрещается передача информации через КЭ. Одновременно нулевой сигнал настройки подается на вход СА и увеличивает содержимое СА, устанавливая первый адрес. С выхода СА первый адрес поступает на адресные входы БП. С информационных выходов БП на вход ДШ будет поступать символическое имя, соответствующее фазе настройки. В результате дешифрации символического имени в ДШ на соответствующем выходе будет единица, а на остальных выходах нули.

Этот единичный сигнал поступает в адресный вход КЭ $_{ij}$ и далее подается на первый вход первого элемента I тем самым настраивает КЭ $_{ij}$ на работу. При этом КЭ, на который поступает единичный сигнал, будет подготовлен к передачи информации между вычислительными устройствами. Нулевые сигналы с остальных выходов ДШ i -той строки поступают на адресные входы остальных КЭ i -той строки, которые отключаются тем самым от информационных шин. По окончании настройки на линии H устанавливается единичный сигнал, который подается на второй вход первого элемента I на протяжении всего времени обмена. На первый вход первого элемента I в зависимости от программы коммутации подается из выходов ДШ единичный или нулевой сигналы. При поступлении нулевого сигнала на первый вход первого элемента I на выходе его формируется нулевой сигнал, который подается на выходы выборки шинного формирователя и первый вход второго элемента I , запрещая обмен информацией. При поступлении единичного сигнала на первый вход первого элемента I выход первого элемента I переводится в единичное состояние. Единичный сигнал поступает на входы выборки шинного формирователя и первый вход второго элемента I и тем самым открывает их для обмена информацией, то есть осуществляется подключение вычислительных устройств к информационным и управляющим шинам.

СС обеспечивает образование каналов связи между парами (ПЭ-ВА), при этом коммутируется как информационные, так и управляющие сигналы. На фазе обмена будет




Рис. 1. Структурная схема МК с перепрограммируемыми связями




Рис. 2. Структурная схема коммутирующего элемента для МК

производиться обмен информацией по тем каналам связи, которые были образованы на фазе настройки. Например, если был установлен канал связи между i -тым ПЭ и k -ым ВА через информационные шины j -го столбца, то информация от ПЭ i к ВА k будет передаваться по последующему пути: БСА i , КЭ i -ой строки j -столбца первой матрицы, информационная шина j -го столбца, КЭ k -той строки j -го столбца второй матрицы БСВ k . При обратной передаче (от ВА k к ПЭ i) информации будет использоваться обратный порядок следования вышеприведенного пути.

В случае невозможности образования связи Pik между ПЭ i и ВА k через j -ую информационную и управляющие шины из-за неисправности КЭ kj первой матрицы или КЭ ij второй матрицы, МК позволяет организовать эту связь через любую другую r -ую информационную и управляющие шины ($r=1, k; r \neq j$). Это может быть достигнута путем изменения символических имен в программе коммутации соответствующих взаимодействующих устройств. При этом функции j -той шины не теряется. Она может быть использована для коммутации любой другой пары устройств ВС при установлении связи между которыми не используются неисправные КЭ.

Время перенастройки МК в основном определяется количеством временных тактов всех необходимых сигналов. Количество временных тактов для повторной настройки в ранее рассмотренных МК определяется следующими сигналами: 1. "выдать сброс и начало настройки"; 2. "выдать символическое имя"; 3. "выдать сигнал синхронизации"; 4. "выдать конец настройки". Итого получается 4 временных такта, а для МК необходимы всего 2 такта: 1. "выдать начало настройки" и 2. "выдать конец настройки". Сигнал сброса в МК является общим и подается для всего СС перед началом работы. Таким образом, время повторной настройки сокращается $\beta=4\tau/2\tau$ раза.

Кроме того, МК позволяет существенно упростить схему и уменьшить аппаратные затраты. Аппаратурные затраты МК в основном определяются количеством КЭ $(N+M) \cdot K$. Количество КЭ в ранее рассмотренных МК и в данном МК одинаковые, а сложность же самих КЭ в значительной мере зависит от разрядности L передаваемой информации. Кроме КЭ в МК дополнительно введены $(N+M)$ БП и $(N+M)$ ДШ. Аппаратурные затраты для ранее рассмотренных МК определяется формулой:

$$S1 = 3бси + 3кэ + 3рг + 3сх.ср.тр.,$$

где $3бси$ — затраты на блоки согласования интерфейсов;

$3кэ$ — затраты на коммутирующие элементы;

$3рг$ — затраты на регистры адресов;

$3сх.ср.тр.$ — затраты на схемы сравнения и триггеры. Аппаратурные затраты для МК2

$$S2 = 3бси + 3кэ + 3зу.дш ,$$

где $3зу, дш$ — затраты на блоки памяти и дешифраторы.

Таким образом, аппаратурные затраты при $N=M=K$ уменьшаются в

$$R = \frac{(N + M) \cdot 2 \cdot L + (M + N) \cdot K \cdot (2 \cdot L + 1) + K \cdot L + (M + N) \cdot K \cdot (\log_2 K + N)}{(N + M) \cdot 2 \cdot L + (M + N) \cdot K \cdot (2 \cdot L + 1) + (M + N) \cdot (K + \log_2 K)} =$$

$$= \frac{2 \cdot L + \log_2 N}{2 \cdot L} \text{ раза}$$

Так, например для $L=8$, $N=24$ значение R составляет:

$$R = \frac{16 + \log_2 24}{16} = \frac{21}{16} = 1,3 \text{ раза}$$

Выводы: Использование данного МК позволяет уменьшить время перенастройки в ММПС с системой связи, производящей обмен информацией в мультиплексном режиме по сравнению с использованием для этой цели существующих МК. На базе данного МК может быть построен и полный МК, однако при этом существенно возрастает сложность управления его работы, обусловленная выполнением функции разрешения конфликтов во время обращения более чем двух устройств ВС к одной и той же информационной шине.

Литература:

1. Архитектура многопроцессорных вычислительных систем/ Под ред. Тимохина В.И. – Л.: ЛГУ, 1981, - 145с.
2. Авторское свидетельство № 1784984 «Устройство для сопряжения», автор Каримов Б.Т. и другие, зарегистрировано от 1 сентября 1992 года
3. Балашов Е.П., Пузанков Д.В. Проектирование информационных управляющих систем. – М.: Радио и связь, 1987. – 256с.
4. Скорик В.Н., Степанов А.Е., Хорошко В.А. Мультипроцессорные системы. – Киев: Техника, 1989. – 198с.

Рецензент: к.т.н., доцент Зимин И.В.